Prix EPFL de doctorats 2015 – Lukas Kull
© 2015 EPFL
High-Speed CMOS ADC Design for 100 Gb/s Communication Systems, Thèse EPFL n° 6037 (2014)
Directeurs de thèse : Prof. Y. Leblebici, Dr T. Toifl
« Pour le développement d’un environnement de modélisation analytique visant à l’optimisation des performances des convertisseurs analogique‐numérique basés sur l’approximation successive à haute vitesse, et pour son travail innovant en vue du développement d’une gamme complète de convertisseurs analogiques-numériques à entrelacement temporel battant le record de la plus haute fréquence d’échantillonnage dans leur catégorie. »
Les convertisseurs analogique-numérique (CANs) constituent l'interface entre le monde “réel” et le monde numérique. En plus de convertir des images et du son dans le domaine numérique, les CANs opérant à des fréquences d'échantillonnage très élevées permettent de transmettre des données à très haute vitesse à travers des canaux optiques, électriques et sans fil.
Dans les liaisons optiques de nouvelle génération qui relient les villes, les pays et les continents, l’absence de CAN rapide était un facteur clé limitant les transmissions à très haut débit. Ainsi, des CANs plus rapides, mais économes en énergie étaient requis afin de permettre l’égalisation numérique complexe des longs canaux de transmissions par fibre optique.
Cette thèse effectuée dans le cadre d’une collaboration entre l'EPFL et IBM Research – Zurich présente le CAN CMOS le plus rapide du monde à ce jour. Ce CAN est doté d’une nouvelle architecture 8-bit entrelacés 64 fois dans le temps, pouvant opérer à des fréquences d'échantillonnage jusqu’à 100 GHz. Il remplit toutes les spécifications requises pour les communications longues distances par fibre optique à 100 Gb/s. Un CAN échantillonnant à 36 GHz a été démontré par ailleurs pour des liaisons Ethernet électriques à 100 Gb/s (fond de panier ou ligne de cuivre), ainsi que deux CANs à puissances optimisées opérant à 8.8 et 1.2 GHz. Tous les circuits présentent des performances records en terme d’efficacité énergétique et de faible surface de silicium, grâce à l’implémentation de différentes nouvelles techniques de circuits: Le CAN opérant à 100 GS/s occupe une surface inférieure à 0.5mm2, est 50% plus rapide que tout autre CAN CMOS réalisé jusqu'à aujourd’hui, et consomme moins de 1W.