Andrea Ruffino reçoit une bourse d'études prédoctorale
Étudiant dans le laboratoire d’architecture quantique de la faculté des Sciences et techniques de l’ingénieur, Andrea Ruffino a reçu une bourse « Predoctoral Achievement Award » de la Solid-State Circuit Society (IEEE SSCS).
Andrea Ruffino fait partie des 23 étudiants ayant obtenu le prix IEEE SSCS Predoctoral Achievement Award. Cette bourse de 1000 dollars ainsi que le remboursement des frais d'inscription pour assister virtuellement aux cinq conférences parrainées par la SSCS en 2021 sont destinés aux étudiants les plus prometteurs dans le domaine des circuits électriques.
Les candidats doivent être membres de l'IEEE et de la Solid-State Circuits Society et avoir terminé au moins une année d'études dans un programme de doctorat dans le domaine des circuits semi-conducteurs. Les bourses sont attribuées sur la base du dossier académique, de la qualité des publications et d'un programme d'études supérieures adapté à la charte de la SSCS.
Andrea Ruffino a reçu sa licence (cum laude) en ingénierie physique du Politecnico di Torino, Turin, Italie, en 2013, et le triple diplôme conjoint de maîtrise (M.Sc.) (cum laude) en micro et nanotechnologies pour les systèmes intégrés du Politecnico di Torino, Institut National Polytechnique de Grenoble (INPG), et de l'École Polytechnique Fédérale de Lausanne, en 2015. De 2015 à 2016, il a travaillé avec Hypres sur la conception de circuits de lecture supraconducteurs en technologie quantique à flux unique rapide (RSFQ) pour les détecteurs supraconducteurs à nanofils. En 2016, il a rejoint l'EPFL, où il poursuit actuellement un doctorat en électronique CMOS cryogénique pour la lecture et le contrôle des qubits, en se concentrant sur les émetteurs-récepteurs cryo-CMOS monopuces pour les ordinateurs quantiques en silicium évolutif. Ses travaux ont donné lieu à des publications au symposium de l'IEEE sur les circuits intégrés à radiofréquence (RFIC), à la conférence internationale sur les circuits à l'état solide (ISSCC) et au Journal of Solid-State Circuits (JSSC). Il a été parmi les finalistes du Best Student Paper au RFIC Symposium 2019 et il a reçu le prix IEEE Solid-State Circuits Society Predoctoral Achievement Award pour 2020-2021. Ses intérêts de recherche actuels comprennent la conception de circuits intégrés analogiques et RF, l'électronique CMOS cryogénique pour les applications d'informatique quantique, l'électronique et les capteurs supraconducteurs.
Andrea Ruffino's Thesis
Cryogenic CMOS Integrated Circuits for Scalable Readout of Silicon Quantum Computers
Quantum computers (QCs) are machines, whose computational power can have an exponential speed-up with respect to classical computers for certain problems. The fundamental computational unit of a QC is the quantum bit or qubit; a device that relies on quantum phenomena, such as superposition and entanglement, to realize quantum operations. Solid-state implementations of qubits are the most promising to realize a scalable QC, among them spin qubits in silicon and superconducting qubits in dedicated substrates.
To operate in the quantum regime, a qubit requires very low temperatures, from 10 milliKelvin to 5 Kelvin, some 268 degrees Celsius below zero. To achieve these temperatures, researchers use dilution fridges and the electronics required to read and control qubits is normally implemented as room temperature, as scientific instruments wired through cables to the fridge. This approach is only feasible for a small number of qubits, but it is not scalable. To achieve thousands of qubits, a more compact, possibly integrated approach, operating at cryogenic temperatures, is required.
In the thesis, the readout and control electronics is proposed to be integrated on chip and operated directly at cryogenic temperatures using cryogenic CMOS circuits, working near the qubits and potentially even co-integrated with them. In particular, the thesis proposes the first quantum-classical matrix integrating silicon quantum dots in CMOS standard technology with a classical interface formed by a random-access architecture of transistors and resonators, operating at 50 milliKelvin and allowing time- and frequency-multiplexed readout in a gate-based radio-frequency reflectometry scheme. This is followed by the first cryogenic CMOS circulator and the first fully-integrated low-noise receiver with low-noise amplifier and frequency synthesizer operating at 6 GHz and 3.5 Kelvin for scalable multiplexed readout of silicon quantum dots. The proposed platform covers the whole span from the quantum layer to the room-temperature interface with a scalable architecture, and could form the core of future silicon quantum computers.